Google möchte, dass RISC-V eine Tier-1-Android-Architektur wird Googles RISC-V Summit-Präsentation verspricht offizielle, ausgefeilte Unterstützung, ISA-Alternative ohne Lizenzgebühren

Jeder kann Chips basierend auf diesem Standard entwerfen, ohne eine Lizenz oder Lizenzgebühr zu zahlen. Google gab seine offizielle Unterstützung für diesen Standard während der Keynote des Unternehmens während des RISC-V-Gipfels bekannt. Lars Bergstrom, Director of Android Engineering, sagt, dass eine sehr eingeschränkte Version von Android für RISC-V jetzt heruntergeladen und getestet werden kann, aber Android Runtime (ART) für RISC-V nicht unterstützt. Java-Workloads. Er erwartet, dass der offizielle Emulator-Support bald verfügbar sein wird und ART im ersten Quartal 2023 verfügbar sein wird. Er teilte die folgende Folie mit, die zeigt, dass selbst wenn noch viel zu tun bleibt, um AOSP auf RISC-V zum Laufen zu bringen , bekennt sich das Unternehmen zu dieser Architektur.

Das Beste daran ist, dass Entwickler nicht viel tun müssen, um ihre Anwendungen auf RISC-V-Geräten zum Laufen zu bringen. ART „übersetzt“ den Bytecode im Wesentlichen in die nativen Anweisungen des Geräts, auf dem es ausgeführt wird, was eher in RISC-V als in Arm übersetzt wird. Nativer Code ist eine andere Geschichte, aber Java-Code macht die Gesamtheit der meisten Android-Apps aus.

Der Titan M2TM-Chip, der Pixel 6 und Pixel 6 Pro antreibt, wurde vollständig von Google entworfen und entwickelt. Bei diesem Chip der nächsten Generation hat Google auf einen intern entwickelten RISC-V-Prozessor mit zusätzlicher Geschwindigkeit und Speicher umgestellt.

Was ist eine ISA-Architektur?

Zu verstehen, was der Befehlssatz leisten kann und wie der Compiler diese Anweisungen verwendet, kann Entwicklern dabei helfen, effizienteren Code zu schreiben. Es kann ihnen auch helfen, die Compilerausgabe zu verstehen, was beim Debuggen nützlich sein kann. Arm öffnet seine Befehlssatzarchitektur für Cortex-M-Kerne.

Indem Lizenznehmern ermöglicht wird, ihre eigenen benutzerdefinierten Anweisungen zu erstellen, können Entwickler spezialisierte Workloads beschleunigen. Die ISA-Familie von Arm ermöglicht es Entwicklern, Software und Firmware zu schreiben, die den Spezifikationen von Arm entspricht, in der Gewissheit, dass jeder Arm-basierte Prozessor sie auf die gleiche Weise ausführen wird.

Eine Befehlssatzarchitektur (ISA) ist Teil des abstrakten Modells eines Computers, das definiert, wie die CPU durch Software gesteuert wird. Die ISA fungiert als Schnittstelle zwischen Hardware und Software und gibt an, was der Prozessor tun kann und wie er es tut. Die ISA ist das einzige Mittel, mit dem ein Benutzer mit der Hardware interagieren kann. Es kann als Programmierhandbuch betrachtet werden, da es der Teil der Maschine ist, der für den Assembler-Programmierer, den Compiler-Schreiber und den Anwendungsprogrammierer sichtbar ist.

Die ISA definiert unterstützte Datentypen, Register, wie die Hardware den Hauptspeicher verwaltet, Schlüsselfunktionen (z. B. virtueller Speicher), Anweisungen, die ein Mikroprozessor ausführen kann, und ein Eingabemodell. /Ausgabe mehrerer ISA-Implementierungen. Die ISA kann erweitert werden, indem Befehle oder andere Fähigkeiten hinzugefügt werden oder größere Adressen und Datenwerte unterstützt werden.

Open Source mit RISC-V

Der RISC-V-Mikroprozessor, der als der vielversprechendste seiner Generation präsentiert wird, eröffnet der internationalen Software- und Hardware-Engineering-Community einen Horizont von Möglichkeiten. Weltweit werden viele Initiativen gestartet, um virtuelle Maschinen (eine virtuelle Maschine ist eine „Illusion“ einer physischen Computermaschine) auf diesem Befehlssatz zu implementieren. Die NASA ist sich des Potenzials bewusst, das dieser Prozessortyp bietet, und hat angekündigt, alle zukünftigen Weltraummodule mit RISC-V auszustatten.

Die European Processor Initiative (EPI) führte im September 2021 erfolgreich den ersten Test ihres European Processor Accelerator (EPAC) auf Basis von RISC-V durch und präsentierte ihn als ersten Schritt in Richtung lokaler Supercomputing-Hardware. Das 2018 ins Leben gerufene EPI zielt darauf ab, die Unabhängigkeit der europäischen Supercomputing-Industrie von ausländischen Technologieunternehmen zu erhöhen. Im Mittelpunkt des Projekts steht die Einführung der Open-Source-Befehlssatzarchitektur RISC-V für die Entwicklung und Produktion von Hochleistungschips innerhalb der Grenzen Europas.

RISC-V ist etwas Besonderes, weil es eine kostenlose und offene ISA ist, und Anbieter, die kostengünstige IoT-Produkte herstellen möchten, werden daran interessiert sein, RISC-V zur Entwicklung kostengünstiger Chips zu verwenden. Gleichzeitig werden dies auch Unternehmen ernst nehmen, die ihre Abhängigkeit von Wettbewerbern oder ausländischen Unternehmen reduzieren wollen. Wie bereits erwähnt, verwendet Google bereits die RISC-V-Architektur für seinen Sicherheitschip Titan M2 in der Google-Pixel-Serie, und Intel bietet jetzt an, RISC-V-Chips für kommerzielle Kunden herzustellen.

Berichten zufolge versuchten Führungskräfte von Arm, die Bedrohung herunterzuspielen, die RISC-V für das Geschäft des Siliziumarchitekten darstellt. Im Gespräch mit Reportern bei einer Presseveranstaltung räumte Dermot O’Driscoll, Vizepräsident für Produktlösungen bei Arm, ein, dass RISC-V eine ernsthafte Konkurrenz für den britischen Chipdesigner sei. Es ist im Moment ein sehr spannender Markt“, sagte er. Es hilft uns allen, uns zu konzentrieren und sicherzustellen, dass wir es besser machen.

O’Driscoll fuhr fort, auf die Stärke des geistigen Eigentums, der Lizenzierung, der Kundenbeziehungen und des Software-Ökosystems von Arm hinzuweisen, wahrscheinlich um die Aufmerksamkeit auf die relative Unreife von RISC-V zu lenken. in diesen Bereichen. Während es RISC-V seit 2010 gibt, habe die freie und offene Befehlssatzarchitektur (ISA) erst vor Kurzem Einzug in kommerzielle Produkte gehalten, betonte er.

Während der Google-Keynote sagte Lars Bergstrom, er wolle, dass RISC-V als Tier-1-Plattform in Android betrachtet werde. Dies entspricht dem, was Arm derzeit für Android ist, ein Schritt, von dem einige Analysten sagen, dass er ein mutiger Schritt angesichts dessen ist, was zuvor wie völliges Desinteresse von Seiten von Google aussah.

Quelle: Videos

Und du ?

Was ist Ihre Meinung zu dem Thema?

Glauben Sie, dass Google ARM in Android durch RISC-V ersetzen kann?

Wie bewerten Sie RISC-V?

Siehe auch:

Führungskräfte von Arm würden die Bedrohung durch RISC-V minimieren: „Wir respektieren RISC-V, aber es ist kein Rivale im Rechenzentrum“, sagt Arm

Halbleiterüberfall des Jahrhunderts: ARM China würde sich wie ein Schurkenunternehmen verhalten, indem es die Verbindungen zu ARM Holdings abbricht, während es weiterhin die Produkte der Muttergesellschaft ausbeutet

Führungskräfte von Arm würden die Bedrohung durch RISC-V minimieren: „Wir respektieren RISC-V, aber es ist kein Rivale im Rechenzentrum“, sagt Arm

EU übernimmt RISC-V-Architektur auf Supercomputern, 22-nm-Chips haben erste Tests bestanden und laufen im Hello-World-Programm